<aside> 💡

안녕하세요. RTL 설계 엔지니어를 목표로 공부 중인 권희식입니다.

회로 설계가 궁금하신 분들, 그리고 저처럼 엔지니어로 성장해 나가는 분들께 도움이 되는 블로그가 되길 바랍니다 :)

</aside>

🔗 Github 링크

https://github.com/heesik-kwon

✔️ PROJECT

STM32 게임 프로젝트

HC-SR04 RTL 설계 및 검증

스마트 냉장고(?)

📚 AI 시스템 반도체 설계

✔️ ARM Architecture

GPIO 출력

비트 연산과 매크로 & GPIO 입력 제어

UART & RS232통신

Interrupt 제어

Timer

PWM 제어

✔️ Verilog

Vivado 사용법 & 논리게이트 구현

가산기

Clock Divider

FND Controller

10000진 Counter

Moore FSM

Mealy FSM

Stopwatch

Button Debounce

Watch & Stopwatch

RAM

UART

FIFO

HR-SC04 초음파 센서

DHT11 온습도 센서

✔️ System Verilog

DUT

Verification Environment

Language Basic

Concurrency

Class

Randomization

Class Inheritance

Inter Thread Communication

Functional Coverage

✔️ Synopsis Custom Complier

Custom Compiler 사용법 & NOT Gate

CMOS Schematic & Stick Diagram

Logic Gate Simulation - n input NAND Gate

Logic Gate Simulation - n input NOR Gate

✔️ AI 알고리즘 구조

Python 가상 환경 설정 & 리눅스.VI 명령어

OpenCV

Perceptron - Gate 시각화

Deep Learning

선형 모델

Deep Learning

Raspberry Pi

✔️ 업무 메모

• [ ] 잊지 않도록 할일 메모
• [ ]
• [ ]
• [ ]

📚 전공 학습

✔️ 디지털 논리 회로

Boolean Algebra and Logic Gates

Minterm/Maxterm & Various Logic Gates

Gate-Level Minimization

Combinational Logic and Binary Adder

Decimal Adder

Decimal Adder

Binary Multiplier & Magnitude Comparator

Decoder/Encoder & Multiplexer

Sequential Logic & Latch

Flip Flop

Sequential Logic Circuit 설계(with. D . JK . T Flip Flop)

Sequential Logic Circuit Analysis

Moore & Mealy Machine

ⓒ 2024 원하는하루 회원관리 all rights reserved.