이번 포스팅에서는 Synopsys Custom Compiler를 활용해 NOT 게이트를 직접 설계하고, 이를 심볼(Symbol)로 생성하여 테스트 회로에 적용하는 전 과정을 정리해보았습니다.

먼저 새로운 Library를 만들어주겠습니다. Library name은 KHS로 하여 생성하였습니다.

이후 custom compiler에서 File > new > cell view 로 들어가 KHS Library 안에 NOT 셀을 생성합니다.

이렇게 하면 해당 셀 이름 (NOT)과 뷰 이름 (schematic)으로 Schematic View 파일이 생성됩니다. 새로운 Schematic View 파일이 생성되었다면, 그 안에서 회로 설계를 직접 그릴 수 있는 상태가 됩니다.

Schematic View 파일에서 단축키 I를 사용하여 트랜지스터 인스턴스를 삽입할 수 있습니다.

Library는 32/28nm 공정의 표준 셀/소자 라이브러리인 SAED_PDK_32_28를 선택하고 4단자 NMOS 트랜지스터인 nmos4t를 선택하여 오른쪽과 같이 4단자 nmos를 배치할 수 있습니다.

Custom Compiler에서 schematic을 작성하기에 앞서, 소자나 핀, 와이어의 배치는 Snap Grid에 맞추어 이루어집니다. Snap Spacing을 적절하게 조절하면 회로의 정렬을 깔끔하게 유지하고, 핀 간 오연결이나 미연결 문제를 방지할 수 있습니다.

이번에 설계하려는 NOT 게이트는 1개의 pmos와 1개의 nmos로 설계할 수 있으므로 아래와 같이 트랜지스터를 배치해줍니다. 트랜지스터 배치가 끝났다면 단축키 W를 통해 wire로 소자를 연결할 수 있습니다.

이때 nmos와 pmos의 이동도(mobility)가 다르므로 이를 맞춰주기 위해 트랜지스터의 Width Ratio를 2:1로 맞춰줍니다. nmos의 전하 이동도가 pmos 대비 2배 빠르므로 2Wnmos = Wpmos로 Width를 맞춰주겠습니다.

width는 트랜지스터 소자를 클릭하고 단축키 Q를 통해 속성에서 변경할 수 있습니다.