이번 포스팅에서는 Synopsys Custom Compiler를 활용하여 2-input NAND 게이트를 설계하고, PMOS의 Width를 조절해 가장 이상적인 전이 특성을 얻는 과정을 알아보려고 합니다.

Synopsys Custom Compiler에서 새로운 셀(Cell)을 생성하여 Schematic 뷰(View)를 만들기 위한 과정을 보여줍니다.

이번에는 이름이 2NAND인 셀을 만들고 회로를 설계해 보려고 합니다.

2NAND 셀을 만들었으면 Snap Spacing을 적절하게 조절하면 회로의 정렬을 수정해줍니다.

(이 부분은 저번 포스팅에서 다뤘으므로 바로 넘어가겠습니다.)

2-input NAND 게이트의 CMOS 트랜지스터 레벨 Schematic 설계입니다.

(와이어 연결, Pin.Label 설정은 이전 포스팅에서 다뤘으므로 넘어가겠습니다.)

PMOS 트랜지스터는 병렬로 연결되어 입력 둘 중 하나라도 0이면 출력이 VDD에 연결되고, NMOS 트랜지스터는 직렬로 연결되어 입력이 모두 1일 때만 출력이 GND에 연결됩니다.

이번 예제에서 2-input CMOS NAND 게이트에서 NMOS 트랜지스터의 폭을 0.5μm로 고정한 상태에서,

PMOS 트랜지스터의 폭을 변화시켜 전압 전달 특성(VTC)을 분석하고, 가장 이상적인 전이 특성을 갖는 PMOS Width를 찾아보려고 합니다.

2개의 NMOS의 Width를 0.5μm로 고정하기 위해 트랜지스터 두 개를 shift로 선택한 뒤 Show Multiple-item View를 클릭하여 동시에 Width를 변경할 수 있습니다.