Manual JIG Project
기간
2022.01 ~ 2022.09
Architecture
3 Tier Architecture
1. 프로젝트 배경 및 목적
- 반도체 R&D 환경에서는 공정 효율 및 수율 개선을 위해 다양한 실험적 공정 방식을 반복적으로 검증
- 반도체 공정 과정에서 JIG는 칩을 고정하는 핵심 부품이며, 기존 Legacy 시스템에서는
- JIG ↔ 부속품(Parameter) 간 관계가 1:1로 고정
- 이로 인해 JIG에 서로 다른 부속품을 결합하는 실험이 불가능하여 공정 수율 비교 및 검증에 한계가 존재
- 본 프로젝트에서는
- JIG와 부속품 간 관계를 1:N 구조로 확장
- 수동 파라미터 입력 기반으로 다양한 조합을 적용
- 조합별 공정 수율을 분석·검증할 수 있는 새로운 Business Logic 및 시스템 구축을 목표
2. 요구사항
JIG 정의
- 반도체 공정 중 반도체 칩을 고정하는 장비 부품
- 기존 시스템에서는 각 JIG가 특정 부속품과 1:1 매핑 관계
문제점
- 물리적으로는 JIG에 여러 부속품을 결합할 수 있음
- 그러나 Legacy 비즈니스 로직의 제약으로 인해
- 다른 부속품 조합 적용 불가
- 조합별 공정 수율 비교 불가