实际上，存储器系统是一个具有不同容量，成本和访问时间的存储设备的层次结构。
CPU寄存器保存着最常用的数据。靠近CPU的小的、快速的高速缓存存储器（cache memory）是一个缓冲区，缓存的是存储在相对慢速的主存储器中数据和指令的一部分。主存缓存存储在容量较大，慢速磁盘上的数据，而这些磁盘常常作为存储在通用网络连接的其他机器的磁盘或磁带上的数据缓冲区域。
具有良好局部性的程序倾向于一次又一次地访问相同的数据项集合，或是倾向于访问邻近的数据项集合。
分为两类：静态的和动态的。静态RAM（SRAM）比动态RAM（DRAM）更快，也贵得多。
SRAM 用来作为高速缓存存储器，既可以在 CPU 芯片上，也可以在片外
DRAM 用来作为主存以及图形系统的帧缓存区
SRAM 将每个位存储在一个双稳态的存储器单元里
由于 SRAM 存储器单元的双稳态特性，**只要有电，他就永远保持它的值。**即使有干扰（如电子噪音）来扰乱电压，当干扰消除时，电路就会恢复到稳定值。
DRAM 将每个位存储为对一个电容的充电
DRAM 存储器可以制造得非常密集——每个单元由一个电容和一个访问晶体管组成。
与 SRAM 不同，DRAM 存储单元对干扰非常敏感。当电容的电压被扰乱后，他就永远不会恢复了。暴露在光线下会导致电容电压改变。
| 每位晶体管数 | 相对访问时间 | 持续的 | 敏感的 | 相对花费 | 应用 | |
|---|---|---|---|---|---|---|
| SRAM | 6 | 1 x | 是 | 否 | 1000 x | cache |
| DRAM | 1 | 10 x | 否 | 是 | 1 x | 主存，帧缓冲区 |
DRAM 芯片中的单元被分成 r * c = d 个超单元，每个超单元都由 w 个 DRAM 单元组成
一个 d * w 的 DRAM 总共存储了 dw 位信息。
例子：读超单元（2, 1）