The Processor
micro architecture : cpu의 내부구조
명령어들의 실행 구조
연산(add, sub, and, or, lw, sw, beq) 이렇게 7가지만 예시로 들어서 공부할예정!
기본 절차
연산별 절차
전체적인 디자인

명령어와 데이터 메모리?

Logic (입력에의한 출력에 대한)
And : 말그래도 and연산
Adder : 둘을 더하는 연산
Multiplexer : 여러개의 입력 → 그 중 한개의 출력을 선택!

Arithmetice/Logic Unit : 다양한 add, sub같은 함수를 처리하는과정


Decoder (nbit input, → 2^nbit output)

Dont care value : X
0 또는 1 중 하나의 값이 될 수 있다.


X 의 자리에 0,1 둘 중 뭐가 들어오든지 상관이 없기 때문에 → 구현안해도됨 → 필요성강조
D나 E 중 하나만 1이어도 F가 1임 → D or E = F로 구현할 수 있기 때문에 그 이후 값들 → X로 표현! (F값이 뭐가 되든지 상관없을 때사용)
Sequential Elements 순서 요소(상태 요소)


write가 올라와있는 상태 = 1 → 1일떄만 out해줌, 0이라면 → 그대로 진행
PC에서 명령어 메모리로 직접 명령한다고 생각해보자!




2개의 레지스터를 읽는 과정에서 값과 레지스터 2쌍과 destination 레지스터가 들어온다.
RegWrite = 1이면 값을 write(out) (실제 값을 쓰는 것은 클럭이 1이 될때마다 !) sw, beq는 regwrite값이 0
실제 R-Type 실행 예시
I, S format
Immediate Generation Unit (ImmGen)
CPU for load/store
최종적인 전체 회로
