毕设选题内容

RISC-V的用户态中断扩展

研究方案

本选题主要内容

1. 参考已有相关工作，在小脚丫FPGA开发板10CL016上实现最新的RV32IA规范和特权级支持；
2. 实现RISC-V的N扩展（用户态中断）的硬件；（基本要求）
3. 参考已有相关工作，把自己的RISC-V SoC实现上适配教学操作系统rCore；
4. 在rCore中扩展基于用户态中断的信号机制；（较高目标）
5. 设计测试用例展现用户态中断的特征。

技术方案的分析、选择

1. RISCV-V介绍
2. Chisel介绍
3. 开发板介绍
4. Rust介绍

实施技术方案所需的条件

1. 硬件：能带动IDEA的电脑、STEP-MAX10-小脚丫FPGA开发板
2. 软件：IntelliJ IDEA、sbt、gtkwave、cargo、qemu

存在的主要问题和技术关键

主要问题

1. 用户态程序有很多，当中断来临时，分辨要去哪个用户态程序处理是个难题